H군의 개발 일지

  • 홈
  • 태그
  • 방명록

TestBench 1

[Verilog] #2 테스트벤치 (Testbench)

테스트벤치 (Testbench) 테스트벤치란 우리가 베릴로그로 구현한 HDL 모델이 올바르게 동작하는지 검증하기 위한 시물레이터이다. 구현한 모듈에 입력 신호를 넣고 출력 신호를 wire로 연결하면 입력 신호의 변화에 따른 출력 신호를 확인할 수 있다. 보통은 시험하는 모듈의 이름 앞에 tb를 붙인다. ex) tb_adder 테스트벤치에는 입출력 포트가 없으며 initial block을 이용하여 SW처럼 순서대로 시간에 따른 동작을 구현하게 된다. initial 구문 일반적으로 베릴로그로 작성된 코드를 시뮬레이션하게 되면 코드가 동시에 동작하지만 initial block 내부에 있는 코드는 시간 순서에 따라서 위에서 아래로 진행된다. 이러한 특징으로 initial block은 절자적인(procedural..

Hardware/FPGA 2020.12.07
이전
1
다음
더보기
프로필사진

H군의 개발 일지

임베디드 시스템 개발자입니다.

  • 분류 전체보기 (8)
    • 잡담 (1)
    • H 미식회 (0)
    • 사고뭉치 (0)
    • Hardware (4)
      • FPGA (4)
      • MCU (0)
      • Semiconductor Device (0)
    • Software (0)
      • Deep Learning (0)
    • Linux (1)
      • Solution (1)
    • Bioelectronics (1)
    • Biology (0)
      • Neurobiology (0)
      • Microbiology (0)
    • 영어공부 (0)
    • 미분류 기타 (1)

Tag

베릴로그, Ubuntu 18.04, 안전위도, Electromyography, Structural Modeling, 뇌전도, 테스트벤치, Verilog, Gate-level Modeling, 막막전위, EOG, time scale, 디지털신호처리, initial, Electroencephalography, TestBench, 황뭉치, 근전도, EMG, erg,

최근글과 인기글

  • 최근글
  • 인기글

최근댓글

공지사항

페이스북 트위터 플러그인

  • Facebook
  • Twitter

Archives

Calendar

«   2025/06   »
일 월 화 수 목 금 토
1 2 3 4 5 6 7
8 9 10 11 12 13 14
15 16 17 18 19 20 21
22 23 24 25 26 27 28
29 30

방문자수Total

  • Today :
  • Yesterday :

Copyright © Kakao Corp. All rights reserved.

티스토리툴바